PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02285711 A

(43) Date of publication of application: 26 . 11 . 90

(51) Int. CI

H03K 17/04 H03K 19/0175 H03K 19/096

(21) Application number: 01106557

(22) Date of filing: 26 . 04 . 89

(71) Applicant:

NEC CORP

(72) Inventor:

KIMURA AKIRA

NAKAMURA MASAHIRO


(54) DRIVING CIRCUIT

(57) Abstract:

PURPOSE: To attain high speed operation even when a signal line with a large capacity is driven by charging/discharging the signal line to an intermediate level between a high level output of a drive circuit and a low level output prior to a change in the output of a driving circuit.

CONSTITUTION: When an input signal is changed and the processing is finished, a control signal 12 changes to an L level, then the L level is maintained till the changing point of time of the succeeding input signal. Thus, transfer gates 9; 13 are turned off, the signal line 3 is disconnected from inverters 2, 4. When the control signal 11 goes to a high level succeedingly, the charging or discharging to the signal line 3 via an inverter 10 is implemented, and the level of the signal line 3 goes to an intermediate level between the H level and the L level. Moreover, in such a case, a transfer gate 8 is turned on and the inverters 4, 6 form a latch and the inverter 4 keeps its output value. When the input signal 20 changes in this state, the controls signal 12 changes from an L level to an H level, and the signal line 3 is driven at high speed.

COPYRIGHT: (C)1990,JPO&Japio



◎ 公 開 特 許 公 報 (A) 平2-285711

®Int. Cl.⁵

識別記号

庁内整理番号

@公開 平成2年(1990)11月26日

H 03 K 17/04 19/0175 19/096

A 8124-5 J

A 8326-5 J

8326--5J H 03 K 19/00

101 F

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称

ドライブ回路

②特 願 平1-106557

②出 願 平1(1989)4月26日

⑦発 明 者 木 ⑦発 明 者 中

木 村 晃 中 村 雅 博

晃 東

東京都港区芝5丁目33番1号 日本電気株式会社内東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 藤巻 正憲

明細書

1. 発明の名称

ドライブ回路

2. 特許請求の範囲

(1) 駆動されるべき負荷容量と、この負荷容 量を駆動する破別の路と、この路動回路の出めの路を 破形整形する破形整形回路と、前記駆動回路の出 力が変化するのに先立って前記負荷容量と状態で 動回路及び放形整形回路との間を非導通状態で あゲート回路と、このゲート回路が非導通状態の ときに前記負荷容量を前記駆動回路のハルに充め 出力とローレベル出力との間の中間レベルに たまな電回路とを具備したことを特徴とする ドライブ回路。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は負荷容量が大きなパスライン等を駆動 するドライブ回路に関する。

[従来の技術]

従来、負荷容量が大きなパスラインを駆動する

ドライブ回路は、例えば第4図に示すように構成されていた。即ち、インパータ2は、入力端子1から入力される入力信号に基づいて信号線3を駆動する。この信号線3に現れる出力は、次段のインパータ4で波形整形され、出力端子5を介して出力される。

この回路において、例えば第5図30で示すような入力信号が入力端子1を介して入力されたとすると、この入力信号はインパータ2によって信号級3を同図31で示すように変化させ、さらにインパータ4を介して同図32で示すような出力信号に変換される。

[発明が解決しようとする課題]

しかしながら、上述した従来のドライブ回路は、第 5 図にも示すように、入力信号に対して出力信号の伝播遅延が大きいという問題があった。この遅延時間は、信号線3の負荷容量とインパータ2の駆動能力とに依存するので、従来は、駆動回路としてのインパータ2の駆動能力を可能な限り高めることで、伝播遅延の縮小を図っていたが、例

えば内部パスのように負荷容量が極めて大きな信号線を駆動する場合には、信号遅延は無視できない程度に大きくなってしまうという問題点があった。

本発明はかかる問題点に置みてなされたものであって、負荷容量が大きい場合でも、信号伝播遅延が少ないドライブ回路を提供することを目的とする。

・[課題を解決するための手段]

本党明に係るドライブ回路は、駆動されるべき
負荷容量と、この負荷容量を駆動する駆動回路と、
この駆動回路の出力を被形整形する放形整形回路
と、前記駆動回路の出力が変化するのに先立って
前記負責と前記駆動回路及び放形整形回路と
の間を非導通状態にするゲート回路と、このゲート回路が非導通状態のときに前記負荷容量を前記
駆動回路のハイレベル出力とローレベル出力との
間の中間レベルに充放電する充放電回路とを具備
したことを特徴とする。

[作用]

力端は出力端子5に接続されている。

インパータ2の出力端と信号線3との間には、トランスファゲート13が介揮され、信号線3とインパータ4の入力端との間にはトランスファゲート9が介揮されている。これらトランスファゲート9,13は、制御信号12がし(ロー)レベルのときに非導通、H(ハイ)レベルのときに非導通、H(ハイ)レベルのときに導通が低となるもので、信号線3をインパータ2,4から選択的に切り難したり、接続したりする。

信号線3には、インパータ10の入出力増が接続されている。このインパータ10は、制御信号11に基づいて信号線3を充放電する。

また、放形整形回路としてのインパータ4の入 出力端には、インパータ8が逆並列接続され、インパータ8の出力側には、トランスファゲート8 が介拝されている。このトランスファゲート8は、 前述した制御信号12をインパータ7によって反 転させた信号によってオンオフ制御される。

次にこのように構成された本回路の動作を第2 図の故形図に基づいて説明する。 本発明によれば、駆動回路の出力が変化するの に先立って、信号線を駆動回路のハイレベル出力 とローレベル出力の中間レベルに充放電する。 にしたので、出力変化の際には、上記中間とよい からハイレベル又はローレベルへと変化時間を必 ができ、その分だけ信号の伝播遅延時間大な することができる。このため、負荷容量に する場をドライブする場合でも、従来に比べて 連動作が可能になる。

[実施例]

以下、私付の図面を参照しながら本発明の実施例について説明する。

第1図は本苑明の第1の実施例に係るドライブ 回路の構成を示す回路図である。

入力増子1を介して入力される入力信号は駆動回路であるインパータ2に入力されている。このインパータ2の出力増は負荷容量の大きい信号線3の一端に接続されている。この信号線3の他端は放形整形回路としてのインパータ4の入力端に接続されている。そして、このインパータ4の出

いま、第2図中20で示す入力信号が変化して、その変化に伴う必要な処理が終了すると、同図22で示す制御信号12はしレベルに変化し、その後、次の入力信号の変化時点までしレベルを推持する。たり、信号線3はインパータ2、4と面気的に切り舞される。続いて図中21で示す制御信号11がハイレベルになると、インパータ10を構成するPチャネルMOSトランジスタ又はNチャネルMOSトランジスタ又はNチャオルMOSトランジスタ又はNチャオルMOSトランジスタ又はNチャオルMOSトランジスタ又はN

また、このときトランスファゲート8はオン状態となっているので、インパータ4、8によってラッチが形成され、インパータ4は、その出力値を保持する。

この状態で入力信号20が変化すると、制御信号12も同時にレベルからHレベルへと変化し、 これにより、トランスファゲート9、13が導通 し、インバータ2によって信号線3が駆動される。このとき、信号線3は中間レベルからHレベル又はしレベルへと変化するので、従来の1/2の時間でそのレベルを変化させることができる。この信号線3のレベル変化は、トランスファゲート8を介してインバータ4に伝えられ、波形整形された出力24として出力端子5から出力される。

第3回は本発明の第2の実施例に保るドライブ 回路の回路図である。

この回路では、信号線3を充放でする回路が第1図の回路とは異なっている。即ち、電源端子18と時間には、低抗16、トランスファゲート14。15の決続点が信号線3に接続され、さらにトランスを決める。また、この回路では、トランスファゲート14。15の初のように投続点が信号は3に接続され、この回路では、トランスファゲート8が非導通状態のときては、トランスファゲート8が非導通状態のときては、トランスファゲート8が非導通状態のときては、トランスファゲート8が非導通状態のときては、100における出力段のラッチ回ることにより、第1図における出力段のラッチ回

を説明するための故形図、第3図は本発明の第2の実施例に係るドライブ回路の構成を示す回路図、第4図は従来のドライブ回路の回路図、第5図は同回路の動作を説明するための故形図である。

1;入力端子、2,4,8,7,10;インパータ、3;信号線、5;出力端子、8,9,13乃至15;トランスファゲート、16,17;抵抗、18;電源端子、19;接地端子

出願人 日本冠気株式会社 代理人 弁理士 藤巻正憲 路を省略している。他の構成については前述した 実施例のものと同様である。

この回路においても、トランスファゲート8. 13が非導通状態で且つトランスファゲート14. 15が導通状態のときに、抵抗18,17を介して信号線3が充放電され、信号線3のレベルが抵抗・8,17の分圧比で決定される中間レベルにパイアスされる。これにより、入力信号変化時の立ち上がり及び立ち下がり時間を短縮して信号伝播遅延時間を少なくすることができる。

[発明の効果]

以上説明したように、本苑明は信号が伝播する負荷容量の電位を一旦中間レベルにしてから信号を変化させるようにしているので、負荷容量への充放電時間を従来よりも短縮することができるという効果を有する。

4. 図面の簡単な説明

第1図は本発明の第1の実施例に係るドライブ 回路の構成を示す回路図、第2図は同回路の動作

1:入力端子


5:出力效子

2,4,6,7,10:インバータ

8.9.13: トランスファゲート

3:信号雄

11,12:制御信号



第 1 図

 人力強子 1の Hi
 アベル

 制御信号 11 Hi
 アベル

 制御信号 12 Hi
 アベル

 間砂油 12 Hi
 アベル

 国号談 3 Hi
 アベル

 田力端子 5 Hi
 アベル

 の出力端子 5 Hi
 アベル


 1:入力端子
 11,12:制御信号

 2,4:インバータ
 16,17:抵抗

 3:信号線
 18:電源端子・

 5:出力端子
 19:接地端子

9,13~15:トランスファゲート




1:入力媒子

2.4:インバータ

3:信号線

5:出力媒子



第 4 図

 \mathbb{X}

紙

